实现高降压比的三种紧凑型解决方案

系统设计人员可能会面临以下挑战：在高输出电流下将高DC输入电压下变频为极低输出电压（例如在3.5 A时从60 V降至3.3 V），同时保持系统的高效率、小尺寸并实现简单设计。

将高输入-输出电压差值与高电流结合使用，会因为功耗过高自动将线性稳压器排除在外。因此，设计人员必须在这些条件下选择开关拓扑。但是，即使使用这种拓扑，对于空间有限的应用要实现足够紧凑的设计仍然相当困难。

DC-DC降压转换器面临的挑战

要实现高降压比，一种方案是使用降压转换器，因为它是将输入电压高效降至更低的输出电压（例如，VIN = 12 V降至VOUT = 3.3 V）、仍然具有大量电流，且保持小尺寸的一种拓扑选项。但是，在某些情况下，降压转换器要保持输出电压稳定，会面临严峻的挑战。为了理解这些挑战，我们需要记住，在连续导通模式(CCM)下工作的降压转换器的占空比(D)可简化为：

占空比和开关频率(fSW)的关系如下所示，其中导通时间(tON)是指在每次开关期间(T)，控制FET保持开启的时长：

结合公式1和公式2可以看出，tON如何受降压比和fSW的影响：

从公式3可以看出，当输入-输出电压比(VIN⁄VOUT)和⁄或fSW增大时，导通时间会降低。这意味着降压转换器必须能够以很低的导通时间运行，以便在高VIN⁄VOUT比率下调节CCM中的输出电压，而在高fSW下这会更难实现。

我们假设在一个应用中，VIN(MAX) = 60 V，VOUT = 3.3 V，IOUT(MAX) = 3.5 A。在必要时，我们需要使用 LT8641 数据手册中的数值，因为在之后的章节中，我们将提供采用LT8641的解决方案。所需的最小导通时间(tON(MIN))对应最高输入电压(VIN(MAX))。为了评估这个tON(MIN)，建议提高公式3的准确度。通过包含降压转换器的两个功率MOSFET的压降VSW(BOT)和VSW(TOP)，并用VIN(MAX)替代VIN，我们得出：